**简单可重构计算阵列电路**

**组别：数字组D15015**

目录

[1. 系统方案 3](#_Toc136701623)

[1.1设计思路与题目分析 3](#_Toc136701624)

[1.2 总体设计框图与模块信息 4](#_Toc136701625)

[2. 电路与程序设计 5](#_Toc136701626)

[2.1 ALU计算模块 5](#_Toc136701627)

[2.2 PE模块 5](#_Toc136701628)

[2.3 数据存储器模块 6](#_Toc136701629)

[2.4 配置存储器模块 7](#_Toc136701630)

[2.5 顶层模块 7](#_Toc136701631)

[2.6 总览 8](#_Toc136701632)

[3. 模块测试结果 9](#_Toc136701633)

[3.1 ALU计算模块 9](#_Toc136701634)

[3.2 PE模块 9](#_Toc136701635)

[3.3 数据存储器模块 10](#_Toc136701636)

[3.4 配置存储器模块 10](#_Toc136701637)

[3.5 顶层模块 11](#_Toc136701638)

[4. 结论 12](#_Toc136701639)

[5. 完整代码附件 13](#_Toc136701640)

[5.1 ALU计算模块 13](#_Toc136701641)

[5.2 PE模块 13](#_Toc136701642)

[5.3 数据存储器模块 14](#_Toc136701643)

[5.4 配置存储器模块 15](#_Toc136701644)

[5.5 顶层模块 15](#_Toc136701645)

## 系统方案

本次比赛的实验选取数字组题目三：简单可重构计算阵列电路。本组通过modelsim软件设计电路并进行仿真，通过设计模块电路和测试电路，对所设计的电路进行仿真，观察输出波形，并判断电路设计合理情况。

设计一个简单可重构阵列，实现对不同计算要求的电路重构功能。主要模块包括计算模块、操作模块、配置存储器、数据存储器等。

### 1.1设计思路与题目分析

根据题目要求，分别实现配置存储器存取模块，4个数据存储器存取模块，4个处理单元PE以及PE内部的ALU计算模块。

* 配置存储器存取模块

根据测试文件中提供的地址，从cm\_memory.txt中读取到对应的可重构阵列配置信息，将配置信息按配置位进行拆分，将其传递给处理单元PE和数据存储区存取模块。

* 处理单元PE

根据配置信息，选取需要对应的数据，将其发送给其内部模块ALU计算模块。


* ALU计算模块

根据操作码对输入的数据进行加法、减法、与、或、异或运算。

* 数据存储器存取模块

根据配置信息，对数据存储器进行读或写操作

### 1.2 总体设计框图与模块信息




**图1 整体电路结构**

**表1模块信息**

|  |  |  |
| --- | --- | --- |
| **模块名** | **端口数** | **功能介绍** |
| **top** | **4** | **顶层模块** |
| **pe** | **7** | **pe处理单元** |
| **data\_memory** | **6** | **dm数据存储器** |
| **context\_memory** | **6** | **cm数据存储器** |
| **alu** | **4** | **alu计算单元** |

## 电路与程序设计

### ALU计算模块



**图2 ALU计算模块**

**表2 ALU端口列表**

|  |  |  |  |
| --- | --- | --- | --- |
| **端口名** | **端口长度** | **端口性质** | **功能介绍** |
| **operation** | **3** | **Input** | **操作码** |
| **op\_lhs** | **16** | **Input** | **要进行运算的数据1** |
| **op\_rhs** | **16** | **Input** | **要进行运算的数据2** |
| **result** | **16** | **Output** | **运算产生的结果** |

ALU计算模块，能够对输入的数据进行加法、减法、与、或、异或运算。

### PE模块



**图3 PE模块**

**表3 PE端口列表**

|  |  |  |  |
| --- | --- | --- | --- |
| **端口名** | **端口长度** | **端口性质** | **功能介绍** |
| **clk** | **1** | **Input** | **时钟输入** |
| **reset** | **1** | **Input** | **复位信号，高电平有效** |
| **pex\_config** | **7** | **Input** | **从配置存储器中读出的配置信息** |
| **op\_0** | **16** | **Input** | **外部输入的操作数1** |
| **op\_1** | **16** | **Input** | **外部输入的操作数2** |
| **op\_2** | **16** | **Input** | **外部输入的操作数3** |
| **pe\_out** | **16** | **Output** | **ALU计算结果** |

根据配置流中操作数选择信号选择计算单元的输入，根据配置流中操作类型码执行相应的计算操作，并把计算结果存储在本地16位结果寄存器中，该寄存器的值通过端口输出，以作为其他PE模块和数据存储器的输入。

### 数据存储器模块



**图4 数据存储器结构**

**表4 dm端口列表**

|  |  |  |  |
| --- | --- | --- | --- |
| **端口名** | **端口长度** | **端口性质** | **功能介绍** |
| **clk** | **1** | **Input** | **时钟输入** |
| **rd\_dm\_en** | **1** | **Input** | **读取数据使能信号，高电平有效** |
| **wr\_dm\_en** | **1** | **Input** | **写入数据使能信号，高电平有效** |
| **dm\_addr** | **6** | **Input** | **读写数据地址** |
| **wr\_dm\_data** | **16** | **Input** | **要写入数据存储器中的数据** |
| **rd\_dm\_data** | **16** | **Output** | **从数据存储器中读出的数据** |

### 配置存储器模块




**图5 配置存储器**

**表5 cm端口列表**

|  |  |  |  |
| --- | --- | --- | --- |
| **端口名** | **端口长度** | **端口性质** | **功能介绍** |
| **clk** | **1** | **Input** | **时钟输入** |
| **rd\_cm\_en** | **1** | **Input** | **读取配置数据使能信号，高电平有效** |
| **wr\_cm\_en** | **1** | **Input** | **写入配置数据使能信号，高电平有效** |
| **cm\_addr** | **6** | **Input** | **读写数据地址** |
| **wr\_cm\_data** | **60** | **Input** | **要写入配置存储器中的数据** |
| **rd\_cm\_data** | **60** | **Output** | **从配置存储器中读出的数据** |

### 顶层模块




**图6 顶层模块**

**表6 顶层端口列表**

|  |  |  |  |
| --- | --- | --- | --- |
| **端口名** | **端口长度** | **端口性质** | **功能介绍** |
| **clk** | **1** | **Input** | **时钟输入** |
| **reset** | **1** | **Input** | **复位信号，高电平有效** |
| **rd\_cm\_en** | **1** | **Input** | **读取配置存储器使能信号** |
| **rd\_cm\_addr** | **6** | **Input** | **读取配置存储器的地址信息** |

### 总览




**图7 整体电路结构**

## 模块测试结果


### ALU计算模块

如图8所示，alu计算模块可以根据输入的操作码正确计算出结果

**图8 ALU计算模块波形图**


### PE模块

如图9所示，PE模块可以根据输入配置信息正确的选取数据源并调用ALU计算模块得到正确的对应结果。

**图9 PE模块波形图**


### 数据存储器模块

如图10所示，数据存储器模块可以根据读写使能信息正确的对输入地址下的数据进行读写操作

**图10 数据存储器模块波形图**


### 配置存储器模块

如图11所示，配置存储器模块可以根据读写使能信息正确的对输入地址下的数据进行读写操作

**图11 配置存储器模块波形图**

### 顶层模块

如图12所示，顶层模块可以正确地调用各个子模块进行数据处理，传输等功能

**图12顶层模块波形图**

## 结论

本次实验，本组很好地完成了赛题要求的全部内容，通过modelsim仿真的方式，正确实现了题目所需模块的各个功能，做到设计电路时灵活运用。

## 完整代码附件

### ALU计算模块

module alu(

input [2:0] operation,

input [15:0] op\_lhs, op\_rhs,

output reg [15:0] result

);

always @ (operation or op\_lhs or op\_rhs) begin

case (operation)

3'b000: result <= 16'b0;

3'b001: result <= op\_lhs + op\_rhs;

3'b010: result <= op\_lhs - op\_rhs;

3'b011: result <= op\_lhs & op\_rhs;

3'b100: result <= op\_lhs | op\_rhs;

3'b101: result <= op\_lhs ^ op\_rhs;

3'b110: result <= op\_lhs;

3'b111: result <= op\_rhs;

default: result <= 16'b0;

endcase

end

endmodule

### PE模块

module pe (

input clk, reset,

input [6:0] pex\_config,

input [15:0] op\_0, op\_1, op\_2,

output reg [15:0] pe\_out

);

reg [15:0] op\_lhs, op\_rhs;

wire [15:0] alu\_result;

alu alu (

.operation(pex\_config[6:4]),

.op\_lhs(op\_lhs),

.op\_rhs(op\_rhs),

.result(alu\_result)

);

always @ (posedge clk or posedge reset) begin

if (reset) pe\_out <= 0; //???

else pe\_out <= alu\_result;

end

always @ (pex\_config or op\_0 or op\_1 or op\_2 or pe\_out) begin

case (pex\_config[1:0])

2'b00: op\_lhs <= op\_0;

2'b01: op\_lhs <= op\_1;

2'b10: op\_lhs <= op\_2;

2'b11: op\_lhs <= pe\_out;

endcase

case (pex\_config[3:2])

2'b00: op\_rhs <= op\_0;

2'b01: op\_rhs <= op\_1;

2'b10: op\_rhs <= op\_2;

2'b11: op\_rhs <= pe\_out;

endcase

end

endmodule

### 数据存储器模块

module data\_memory (

input clk, rd\_dm\_en, wr\_dm\_en,

input [5:0] dm\_addr,

input [15:0] wr\_dm\_data,

output reg [15:0] rd\_dm\_data

);

reg [15:0] dm [63:0];

initial begin

$readmemb("C:\\altera\\12.0sp1\\quartus\\d15015\\dm\_memory.txt", dm);

end

always @ (posedge clk) begin

if (rd\_dm\_en) rd\_dm\_data <= dm[dm\_addr];

if (wr\_dm\_en) begin

dm[dm\_addr] <= wr\_dm\_data;

$writememb("C:\\altera\\12.0sp1\\quartus\\d15015\\dm\_memory.txt", dm);

end

end

endmodule

### 配置存储器模块

module context\_memory (

input clk, rd\_cm\_en, wr\_cm\_en,

input [5:0] cm\_addr,

input [59:0] wr\_cm\_data,

output reg [59:0] rd\_cm\_data

);

reg [59:0] cm [63:0];

initial begin

$readmemb("C:\\altera\\12.0sp1\\quartus\\d15015\\cm\_memory.txt", cm);

end

always @ (posedge clk) begin

if (rd\_cm\_en) rd\_cm\_data <= cm[cm\_addr];

if (wr\_cm\_en) begin

cm[cm\_addr] <= wr\_cm\_data;

$writememb("C:\\altera\\12.0sp1\\quartus\\d15015\\cm\_memory.txt", cm);

end

end

endmodule

### 顶层模块

module top (

input clk, reset, rd\_cm\_en,

input [5:0] cm\_addr

);

wire [7:0] dm0\_control, dm1\_control, dm2\_control, dm3\_control;

wire [6:0] pe0\_config, pe1\_config, pe2\_config, pe3\_config;

wire [15:0] pe0\_out, pe1\_out, pe2\_out, pe3\_out;

wire [15:0] rd\_dm0\_data, rd\_dm1\_data, rd\_dm2\_data, rd\_dm3\_data;

pe pe0 (

.clk(clk),

.reset(reset),

.pex\_config(pe0\_config),

.op\_0(pe2\_out),

.op\_1(pe1\_out),

.op\_2(rd\_dm0\_data),

.pe\_out(pe0\_out)

);

pe pe1 (

.clk(clk),

.reset(reset),

.pex\_config(pe1\_config),

.op\_0(pe3\_out),

.op\_1(pe0\_out),

.op\_2(rd\_dm1\_data),

.pe\_out(pe1\_out)

);

pe pe2 (

.clk(clk),

.reset(reset),

.pex\_config(pe2\_config),

.op\_0(pe0\_out),

.op\_1(pe3\_out),

.op\_2(rd\_dm2\_data),

.pe\_out(pe2\_out)

);

pe pe3 (

.clk(clk),

.reset(reset),

.pex\_config(pe3\_config),

.op\_0(pe1\_out),

.op\_1(pe2\_out),

.op\_2(rd\_dm3\_data),

.pe\_out(pe3\_out)

);

data\_memory data\_memory0 (

.clk(clk),

.rd\_dm\_en(dm0\_control[0]),

.wr\_dm\_en(dm0\_control[1]),

.dm\_addr(dm0\_control[7:2]),

.wr\_dm\_data(pe0\_out),

.rd\_dm\_data(rd\_dm0\_data)

);

data\_memory data\_memory1 (

.clk(clk),

.rd\_dm\_en(dm1\_control[0]),

.wr\_dm\_en(dm1\_control[1]),

.dm\_addr(dm1\_control[7:2]),

.wr\_dm\_data(pe1\_out),

.rd\_dm\_data(rd\_dm1\_data)

);

data\_memory data\_memory2 (

.clk(clk),

.rd\_dm\_en(dm2\_control[0]),

.wr\_dm\_en(dm2\_control[1]),

.dm\_addr(dm2\_control[7:2]),

.wr\_dm\_data(pe2\_out),

.rd\_dm\_data(rd\_dm2\_data)

);

data\_memory data\_memory3 (

.clk(clk),

.rd\_dm\_en(dm3\_control[0]),

.wr\_dm\_en(dm3\_control[1]),

.dm\_addr(dm3\_control[7:2]),

.wr\_dm\_data(pe3\_out),

.rd\_dm\_data(rd\_dm3\_data)

);

context\_memory context\_memory (

.clk(clk),

.rd\_cm\_en(rd\_cm\_en),

.wr\_cm\_en(1'b0),

.cm\_addr(cm\_addr),

.wr\_cm\_data(60'b0),

.rd\_cm\_data({

dm3\_control,

dm2\_control,

dm1\_control,

dm0\_control,

pe3\_config,

pe2\_config,

pe1\_config,

pe0\_config

})

);

endmodule